1. 從裸機代碼到模型參數(shù)我為什么覺得必須重學(xué) CNN1.1 做了十年嵌入式第一次被模型這個詞卡住先說個背景。我之前一直做嵌入式從 8 位單片機上的裸機程序到后來的 RTOS 驅(qū)動、Linux 底層移植都是圍繞寄存器、中斷、DMA、內(nèi)存池這些東西轉(zhuǎn)。前幾年端側(cè) AI 概念熱起來的時候說實話我一開始是有點不以為然的——嵌入式嘛資源有限跑跑控制邏輯才是本分AI 這種東西應(yīng)該是云端的事情。直到有個項目需要把圖像識別模型搬到一塊 Cortex-M7 內(nèi)核的設(shè)備上我才第一次真正意識到自己的知識結(jié)構(gòu)有個斷層。板子資源是死的Flash 和 RAM 就那么多但模型怎么做縮放、怎么裁剪、量化之后精度掉多少、推理時間夠不夠?qū)崟r——這些問題我完全答不上來。我能看懂 C 代碼里的每一個指針卻看不懂模型文件里每一層的含義。當(dāng)時順手查了很多資料發(fā)現(xiàn)一個普遍現(xiàn)象嵌入式圈子聊 AI 更多是聊工具鏈怎么用比如 STM32Cube.AI 點幾下生成代碼或者 TensorFlow Lite Micro 怎么編譯進去。但一旦模型精度不對、內(nèi)存爆了、推理跑不滿幀率很少有人能真正解釋清楚問題出在模型的哪一層。原因很簡單——工具能幫你部署但幫不了你理解。所以我決定退回去從 CNN 開始重學(xué)。不是從 PyTorch 的接口開始學(xué)而是從卷積到底在算什么、權(quán)重到底長什么樣、每一層輸出多大張量這個粒度開始學(xué)。這篇文章就是記錄我這一段重回基礎(chǔ)的過程包括我踩過的坑、驗證過的方法以及給同樣背景的嵌入式工程師的一些參考路線。1.2 端側(cè) AI 落地的真正難點不在框架而在對模型的底層理解很多從嵌入式轉(zhuǎn)過來的朋友一開始學(xué) AI 容易陷入一個路徑依賴把神經(jīng)網(wǎng)絡(luò)當(dāng)作一個黑盒庫函數(shù)輸入一個數(shù)組輸出一個數(shù)組中間過程不用管。這個思路在純軟件平臺上也許能撐一陣但到了端側(cè)部署場景一定會撞墻。為什么因為端側(cè)部署本質(zhì)上是一個資源約束下的翻譯問題。你需要把一個以浮點運算為中心、假設(shè)無限內(nèi)存、逐層串行執(zhí)行的數(shù)學(xué)模型翻譯成一個在有限 Flash、有限 RAM、可能沒有 FPU、甚至沒有操作系統(tǒng)的裸機環(huán)境下運行的實時任務(wù)。做這個翻譯你必須清楚每一層的輸入輸出尺寸、數(shù)據(jù)類型、內(nèi)存占用、計算量分布以及各層對最終精度的影響權(quán)重。舉個最簡單的例子。一個 MobileNet 里的深度可分離卷積理論上參數(shù)量和計算量都比標(biāo)準(zhǔn)卷積小很多但它中間的 feature map 張量形狀變化很頻繁。如果你不理解每一層 tensor 的排布方式就沒辦法做內(nèi)存復(fù)用規(guī)劃也沒辦法判斷中間結(jié)果誰可以覆蓋誰。嵌入式工程師本來最擅長的就是內(nèi)存規(guī)劃但面對模型時這套經(jīng)驗用不上了因為模型的中間狀態(tài)是動態(tài)變化的且不像 RTOS 的任務(wù)棧那樣可控。CNN 是所有視覺類端側(cè)模型的基礎(chǔ)。目標(biāo)檢測、語義分割、人臉識別骨架大概率都是 CNN。Transformer 架構(gòu)雖然現(xiàn)在很火但在低算力 MCU 級別的設(shè)備上落地場景還是以 CNN 變體為主。所以從 CNN 重新開始不是退步是在補上端側(cè) AI 落地最依賴的那塊地基。2. 嵌入式思維和神經(jīng)網(wǎng)絡(luò)思維是兩套操作系統(tǒng)2.1 控制流思維 vs 數(shù)據(jù)流思維代碼閱讀方式完全不同我做嵌入式的時候讀代碼的方式是沿著控制流走的main 函數(shù)初始化外設(shè)然后進 while 循環(huán)中斷來了跳中斷服務(wù)函數(shù)處理完回來繼續(xù)。腦子里永遠有一條清晰的執(zhí)行路徑每一步都能在調(diào)試器里打上斷點檢查寄存器和變量。神經(jīng)網(wǎng)絡(luò)代碼完全不是這個讀法。以 PyTorch 為例forward()函數(shù)里的每一行本質(zhì)上不是在執(zhí)行操作而是在描述數(shù)據(jù)的變換過程。conv self.conv1(x)這行代碼不是觸發(fā)一次函數(shù)調(diào)用然后等著返回而是注冊了一個計算節(jié)點。真正的計算要等到整體構(gòu)圖完成后由框架的數(shù)據(jù)流引擎在設(shè)備上調(diào)度執(zhí)行。你在中間打斷點看到的不是當(dāng)前執(zhí)行到第幾條指令而是這個張量此刻在計算圖里的什么位置、形狀是什么、值分布大概什么樣。這在調(diào)試策略上是個根本性的轉(zhuǎn)變。嵌入式調(diào)試靠的是斷點和單步通過確定性的指令序列定位問題神經(jīng)網(wǎng)絡(luò)調(diào)試靠的是張量形狀檢查和數(shù)值分布統(tǒng)計。比如某一層輸出全變成 NaN那你不能靠單步去走到那一層你要靠的是在每一層輸出之后打印 shape 和統(tǒng)計值或者用 hook 函數(shù)把中間結(jié)果撈出來看。我一開始很不適應(yīng)這種調(diào)試方式總覺得不打斷點就沒辦法定位問題后來才慢慢明白數(shù)據(jù)流程序里問題往往不是執(zhí)行錯在哪一行而是數(shù)據(jù)在哪一層變換時出了偏差。2.2 確定性系統(tǒng) vs 概率系統(tǒng)心態(tài)層面的第一個坎嵌入式的世界是確定性的。一個按鍵按下IO 電平變化中斷觸發(fā)標(biāo)志位置位邏輯判斷執(zhí)行——每一步都是可預(yù)期、可重復(fù)的。哪怕有抖動你也會用消抖邏輯讓它變得確定。神經(jīng)網(wǎng)絡(luò)恰恰相反它從根上就是概率性的。模型不是通過規(guī)則推導(dǎo)得出結(jié)論而是通過大量樣本統(tǒng)計出權(quán)重參數(shù)推理時計算每個類別的置信概率。這帶來兩個層面的心態(tài)沖擊。第一模型的輸出天然帶不確定性。同一個輸入理論上輸出是確定的權(quán)重固定、輸入固定、推理路徑固定但你對這個輸出能有多大的信任度取決于訓(xùn)練數(shù)據(jù)的代表性和模型的泛化能力。這不完全是技術(shù)問題更像是一個工程判斷問題——你需要在什么置信度以上才認為識別結(jié)果有效低于閾值怎么處理是丟棄還是走兜底邏輯。這種概率容錯設(shè)計嵌入式工程師以前很少需要面對。第二調(diào)試思路從找到確切的 bug變成分析統(tǒng)計性偏差。如果做圖像分類某類物體識別準(zhǔn)確率低了 5 個點你很難像查 bug 一樣定位到具體的某一行代碼。更合理的做法是收集錯誤樣本統(tǒng)計錯誤分布看是數(shù)據(jù)問題訓(xùn)練集里這類圖片太少、預(yù)處理問題歸一化參數(shù)不對、還是模型容量問題層數(shù)不夠。這種思維方式和查為什么串口多收了一個字節(jié)是完全不同的兩套方法論。2.3 內(nèi)存布局從手動管理到張量生命周期規(guī)劃內(nèi)存管理是嵌入式工程師的老本行。我之前維護過一個音視頻處理模塊所有緩沖都是預(yù)先分配好的靜態(tài)數(shù)組靠精心設(shè)計的生命周期管理在極小內(nèi)存下跑完整個流程。這個能力在端側(cè) AI 里同樣關(guān)鍵——甚至更關(guān)鍵因為模型的中間張量往往比輸入數(shù)據(jù)大得多。舉個例子一個 224x224x3 的 RGB 輸入圖才約 150KB按 FP32 算。但經(jīng)過第一層卷積后如果輸出是 112x112x32 的特征圖體積就變成了 1.5MB 左右。中間層特征圖的體量往往遠大于輸入圖像本身且每一層都在變化。在裸機或 RTOS 環(huán)境下你不可能給每一層都分配獨立緩沖必須做內(nèi)存復(fù)用——不同層的輸出可以共用同一塊內(nèi)存只要保證生命周期不重疊。這里有個很實用的規(guī)劃思路把模型的每一層抽象成任務(wù)每個任務(wù)有一個輸入緩沖區(qū)和一個輸出緩沖區(qū)。分析完整條推理鏈后找出所有互不重疊的中間張量讓它們共享同一塊最大緩沖區(qū)。這和嵌入式里做 DMA 緩沖區(qū)復(fù)用是同一個邏輯只是任務(wù)的粒度從外設(shè)變成了神經(jīng)網(wǎng)絡(luò)層。問題是這個規(guī)劃的前提是你得手工或借助工具導(dǎo)出每一層的輸入輸出尺寸——而大部分嵌入式工程師剛開始學(xué) CNN 時根本不會去看這個層面這才是真正需要補的課。3. CNN 核心組件在端側(cè)硬件上的翻譯層3.1 卷積層本質(zhì)是一堆乘累加但別再把它當(dāng)黑盒視覺類模型里卷積層占比最高。理解卷積不能只記住提取特征這種模糊概念要從運算角度把它拆開卷積核在輸入特征圖上滑動每個位置做一次乘累加求和。一次乘累加就是讀入一個輸入像素值和一個權(quán)重值相乘后累加累加完再寫回輸出。一臺 Cortex-M4 級別的 MCU主頻 168MHz帶 FPU理論峰值算力大概在 0.1 GOPS 左右。一個 224x224 輸入、32 通道輸出的普通 3x3 卷積光乘累加次數(shù)就是 2242243293約 433 億次。顯然不能直接這么算所以端側(cè) CNN 部署必須做減法或減小輸入分辨率比如 96x96或用深度可分離卷積MobileNet 系列的核心設(shè)計或者改成單通道灰度輸入。這些決策全都要你親手算過一遍才知道邊界在哪里。實際部署里還有更底層的問題乘累加運算的精度、循環(huán)展開方式、DMA 搬運與計算的重疊。如果芯片帶有硬件卷積加速器比如某些 MCU 內(nèi)置的 NPU 或 DSP 指令擴展你還要理解數(shù)據(jù)在內(nèi)存里的排布怎么喂給加速器效率最高。這一步恰恰是嵌入式工程師能把模型部署做深的核心別人只是在調(diào)用現(xiàn)成 API而你能看透 API 背后硬件在算什么。3.2 池化與激活計算量不大但信息損失和內(nèi)存策略值得關(guān)注池化層做的是降采樣。最大池化取窗口內(nèi)的最大值平均池化取均值。它沒有可學(xué)習(xí)參數(shù)計算量很小但有一個容易被忽略的點池化會改變張量空間尺寸而后續(xù)層的輸出尺寸隨之變化直接影響內(nèi)存復(fù)用方案。代碼里兩三行就能實現(xiàn)一個池化層但在嵌入式代碼里你得為不同尺寸的 feature map 規(guī)劃不同的緩沖區(qū)這就要回頭去查模型里每一個池化層的確切參數(shù)核大小、步長、padding 與否一個都不能偷懶。激活函數(shù)方面ReLU 是端側(cè)部署最友好的選項。它只是把負數(shù)置零運算量幾乎為零而且不會引入復(fù)雜的浮點計算。Sigmoid 和 tanh 這類函數(shù)在嵌入式 MCU 上要小心——它們涉及 exp 運算在標(biāo)準(zhǔn) C 庫里會用浮點庫實現(xiàn)耗時可能是 ReLU 的幾十倍。有些部署工具鏈會把 Sigmoid 做成查表但表的大小和精度范圍也要權(quán)衡。所以說模型架構(gòu)設(shè)計階段就要想著部署實現(xiàn)這個經(jīng)驗我是在實際做性能優(yōu)化時才深刻體會的。3.3 量化從 FP32 到 INT8 是信息壓縮還是有損壓縮的藝術(shù)量化是端側(cè)部署里最繞不開的坎。模型訓(xùn)練時權(quán)重和激活都用 32 位浮點存儲和計算但在 MCU 上跑浮點速度和內(nèi)存消耗都難以接受。最常規(guī)的做法是量化為 INT8也就是每個數(shù)值用 8 位有符號整數(shù)表示浮點權(quán)重通過一個 scale 和 zero point 映射到整數(shù)區(qū)間。量化不是簡單的四舍五入。首先你需要一個校準(zhǔn)數(shù)據(jù)集統(tǒng)計模型運行時激活值的分布范圍確定合適的 scale 和 zero point。這個數(shù)據(jù)集要貼近真實使用場景如果校準(zhǔn)數(shù)據(jù)分布和實際數(shù)據(jù)不一致量化后的精度會明顯下降。其次每一層的量化參數(shù)都不同部署在硬件上時每一層的輸入輸出可能都需要反量化或重新量化這部分轉(zhuǎn)換代碼往往是重點難點。這東西落到嵌入式上還有一個特別實際的痛點內(nèi)存翻倍占用。如果模型某層的輸入是 INT8 但芯片的加速器要求 FP32 輸入你就得在內(nèi)存里存兩份數(shù)據(jù)臨時轉(zhuǎn)換這會帶來額外的時間和空間開銷。之前在一個項目里就是因為某個庫函數(shù)默認把輸入轉(zhuǎn)成 FP32導(dǎo)致內(nèi)存峰值比理論值高出一大截排查了半天才發(fā)現(xiàn)是數(shù)據(jù)類型轉(zhuǎn)換引起的。所以做端側(cè)部署必須時刻盯住每一個環(huán)節(jié)的數(shù)據(jù)類型不是 FP32/INT8 二選一那么簡單的。4. 我的端側(cè) CNN 重學(xué)路線與實操驗證4.1 先跑通一條最簡鏈路MNIST → 量化 → 部署我的做法是從最簡單的任務(wù)開始不是一上來就啃 YOLO 或者 Segment Anything。我選了一個最經(jīng)典的 MNIST 手寫數(shù)字識別模型用 LeNet-5 的簡化版。目標(biāo)只有一個把這個模型完整地從 PyTorch 訓(xùn)練 → 導(dǎo)出 → 量化 → 部署到開發(fā)板上跑通中間每一步都親手做一遍不做任何框架封裝的一鍵部署。訓(xùn)練階段我直接用了現(xiàn)成的 PyTorch 代碼但加了一個習(xí)慣每一輪訓(xùn)練后把模型的每一層輸出 shape 打出來記在本子上。這強迫我去關(guān)注模型內(nèi)部的結(jié)構(gòu)變化而不是只盯著準(zhǔn)確率曲線。LeNet-5 的結(jié)構(gòu)很簡單卷積池化交替到全連接層時把 feature map 展平成向量。通過手工計算每一層的輸出尺寸我很快就建立了一個直觀感受張量在模型里是怎么從 WxHxC 一步步變成類別概率的。量化階段我用了兩種方式對照一種是 PyTorch 里自帶的動態(tài)量化接口另一種是后面部署工具鏈的量化方式。兩者對比下來差異很大——動態(tài)量化簡單但一般只壓權(quán)重不壓激活對推理加速幫助有限部署鏈路的量化是把激活也量化的壓縮效果更顯著但精度損失也更需要關(guān)注。用 MNIST 這種簡單任務(wù)做測試的好處是你可以專心搞懂機制不用花大量時間調(diào)模型結(jié)構(gòu)。部署階段我先在 PC 上用 Python 仿真推理把所有中間層輸出保存下來作為參考基準(zhǔn)。然后在開發(fā)板上加載同一份輸入把每一層的結(jié)果打印出來做比對。這一招非常有效——哪一層開始跟 PC 端結(jié)果對不上問題就鎖定在哪一層。這種逐層對齊的驗證方法我從這個項目之后一直沿用到現(xiàn)在所有模型部署我都建議這么做。4.2 工具鏈選型Cube.AI 與 TFLite Micro 的取舍端側(cè) CNN 部署工具鏈?zhǔn)呛荜P(guān)鍵的選擇。我手頭主力平臺是 STM32 系列所以先試的是 STM32Cube.AI。它的好處是集成度高直接在 CubeMX 里導(dǎo)入模型文件ONNX 或 Keras 格式自動生成 C 代碼和推理庫還內(nèi)置了 RAM/Flash 占用評估。對嵌入式工程師來說入門成本很低因為它生成的代碼風(fēng)格和 KEIL/IAR 工程完全兼容。TensorFlow Lite Micro 則是另一條路線。它更偏通用一套推理引擎框架可以跑多種模型但需要自己處理板級適配、內(nèi)存分配、算子注冊。它可以讓你看到推理引擎的完整實現(xiàn)代碼從算子到內(nèi)存分配器都是開源可查的。如果你想深入了解端側(cè)推理引擎的內(nèi)部機制TFLite Micro 源碼是很不錯的教材。我的建議是兩條路都走一遍但順序有講究先用 Cube.AI 跑通一條完整鏈路建立信心了解部署的基本流程再用 TFLite Micro 或裸寫的推理代碼做一遍理解背后的原理。原因很簡單——工具鏈生成的代碼能幫你上線但當(dāng)你遇到工具鏈解決不了的問題比如要為一個自定義算子寫實現(xiàn)或者要優(yōu)化某個特殊層的內(nèi)存復(fù)用你對底層機制的理解就決定你能不能獨立解決。按照個人經(jīng)驗真正讓你值錢的不是會點按鈕部署模型而是能在工具鏈?zhǔn)r自己動手把問題解決掉。4.3 用示波器思維看推理每一層的時間開銷實測嵌入式工程師做性能優(yōu)化依賴的就是測量。我把這個習(xí)慣帶到了 CNN 部署上每個卷積層、每個池化層、每個全連接層的執(zhí)行時間都要實測出來。具體做法很簡單在模型生成的推理 C 代碼里在每一層調(diào)用之前翻轉(zhuǎn)一個 GPIO層執(zhí)行完再翻轉(zhuǎn)回來用示波器或邏輯分析儀測量高電平持續(xù)時間。這樣就能精準(zhǔn)地知道每一層花了多少時間而不需要依賴任何 profiling 工具的估算。結(jié)果非常直觀大部分時間都集中在卷積層池化和激活幾乎可以忽略全連接層如果輸出維度不大也很快。然后我開始做優(yōu)化實驗每一次只改一個參數(shù)比如把卷積循環(huán)從三重嵌套改成四重嵌套加展開或者把輸入寬度改成 4 字節(jié)對齊然后再次用 GPIO 測量時間對比。這種優(yōu)化方式和我以前調(diào)中斷響應(yīng)時間、調(diào) DMA 傳輸效率的套路一模一樣。用這套方法我逐步理解了為什么有些代碼編譯器會優(yōu)化得好——因為內(nèi)存訪問連續(xù)性更好Cache 命中率更高而這也直接影響到端側(cè)推理的吞吐量。這些實測數(shù)據(jù)也讓我養(yǎng)成了一個習(xí)慣任何模型部署方案先手工估算計算量和內(nèi)存再實測驗證。估算能幫你預(yù)判實測能告訴你真實情況兩者結(jié)合才能在設(shè)計階段避開大坑而不是等硬件跑起來才發(fā)現(xiàn)方案不可行。5. 重學(xué)之路上的常見誤解與避坑記錄5.1 拿嵌入式經(jīng)驗硬套神經(jīng)網(wǎng)絡(luò)最容易犯的三個錯第一個錯用中斷思維看待推理過程。有人覺得推理是個可以隨時打斷、恢復(fù)的操作但實際上端側(cè)推理是一個多層的連續(xù)計算流中間狀態(tài)巨大無法像任務(wù)切換那樣保存和恢復(fù)。你只能在推理前關(guān)中斷推理結(jié)束后再開或者接受推理過程中的實時響應(yīng)延遲。這個約束在系統(tǒng)設(shè)計時必須提前想清楚。第二個錯只關(guān)注算力而忽略數(shù)據(jù)搬運。嵌入式工程師容易陷入主頻和算力的對比但端側(cè)推理里數(shù)據(jù)搬運的代價往往比計算更大。片上 SRAM 可能只有幾百 KB而中間張量卻有幾 MB這時候外部 Flash 或 SDRAM 的讀寫帶寬會成為瓶頸。同樣的模型調(diào)整層的執(zhí)行順序讓數(shù)據(jù)在寄存器、SRAM、外部存儲之間的搬運次數(shù)盡可能少性能差異能拉開好幾倍。第三個錯不重視數(shù)據(jù)集和預(yù)處理。很多嵌入式工程師第一次跑模型直接把攝像頭采集的原始圖像丟進去然后發(fā)現(xiàn)識別率慘不忍睹。模型的訓(xùn)練數(shù)據(jù)是什么尺寸、什么顏色空間、做了什么歸一化部署端必須完全復(fù)現(xiàn)同樣的預(yù)處理流程。比如訓(xùn)練時用的是 RGB 圖像你部署時喂進去的是 BGR 或 YUV結(jié)果就會出問題。預(yù)處理不匹配導(dǎo)致精度丟失的概率比量化本身還要大這是我反復(fù)驗證過的結(jié)論。5.2 精度掉點排查優(yōu)先級先懷疑預(yù)處理再懷疑量化最后才懷疑模型端側(cè)部署后精度比訓(xùn)練時下降是人人都要遇到的事情。我最初遇到時第一反應(yīng)是量化精度損失花了大量時間調(diào)量化參數(shù)結(jié)果幾乎沒用。后來逐層比對才發(fā)現(xiàn)問題出在輸入預(yù)處理——訓(xùn)練時的歸一化是減均值除方差部署代碼里寫成了簡單除以 255分布對不上所有激活值都偏移了。完整的排查優(yōu)先級應(yīng)該是這樣的第一檢查輸入預(yù)處理是否與訓(xùn)練時完全一致包括尺寸縮放算法resize 的插值方法都有影響、顏色空間、歸一化參數(shù)第二檢查推理鏈路里是否有隱性的數(shù)據(jù)類型轉(zhuǎn)換比如某層接口把 INT8 轉(zhuǎn)成了 FP32 導(dǎo)致精度變化第三檢查量化配置本身校準(zhǔn)數(shù)據(jù)集是否合理、是否覆蓋了真實場景的數(shù)據(jù)分布第四才輪到懷疑模型結(jié)構(gòu)或訓(xùn)練是否充分。還有一個容易忽視的點端側(cè)推理的隨機性問題。受并發(fā)或中斷干擾的影響第一遍推理可能包含 warm-up 開銷處理時間會比后續(xù)慢很多。跑 benchmark 時要預(yù)熱幾次取穩(wěn)定值才客觀。這些看起來是小事但實測中坑過不少人。5.3 給同樣走在嵌入式轉(zhuǎn)端側(cè) AI 路上的工程師幾點實用建議第一不要貪多。別一上來就學(xué)目標(biāo)檢測、語義分割、Transformer把圖片分類里最簡單的 CNN 結(jié)構(gòu)徹底弄懂一層一層手算過、部署過、優(yōu)化過比囫圇吞棗看十篇綜述有價值得多。第二做實驗不要只看書。網(wǎng)上關(guān)于 CNN 的教程滿天飛但很多都停留在理論層面。真正的理解要建立在自己跑的每一層輸出的 shape 變化、每組參數(shù)對精度和速度的影響上。動手驗證是唯一能內(nèi)化知識的方式。第三用你的嵌入式優(yōu)勢。這部分是你的護城河對硬件的理解、內(nèi)存管理的方法論、性能優(yōu)化的測量習(xí)慣、系統(tǒng)級的資源調(diào)動能力。不要把時間花在和算法工程師比拼數(shù)學(xué)推導(dǎo)而是聚焦在如何把模型高效地塞進資源受限設(shè)備這條路上。端側(cè) AI 越深入越會發(fā)現(xiàn)它需要的是一名能把模型當(dāng)硬件一樣理解的人——這種人在純算法圈子里反而稀缺。第四建立可復(fù)現(xiàn)的實驗?zāi)０?。我建議維護一套自己的部署復(fù)現(xiàn)工程固定模型、固定數(shù)據(jù)集、固定板子各種優(yōu)化手段按順序在上面做對比實驗記錄時間、內(nèi)存、精度三組數(shù)據(jù)。這就像一個測試平臺你的所有優(yōu)化手段都可以在上面做對照實驗避免因為模型變化導(dǎo)致結(jié)論不可信。長期積累下來你會擁有一套屬于自己、經(jīng)得起推敲的部署方法論比翻來覆去看別人的總結(jié)可靠得多。重學(xué) CNN 這件事做了大半年回頭看最大的收獲不是會了多少新工具、新框架而是在模型的每一層里建立了一種直覺——知道哪些參數(shù)影響精度哪些地方拖慢速度哪些結(jié)構(gòu)在資源受限時可以先砍。這種直覺恰恰是端側(cè) AI 落地中最稀缺的能力。如果你也在從嵌入式往端側(cè) AI 方向轉(zhuǎn)型希望你少走一些我走過的彎路直接從理解模型內(nèi)部開始出發(fā)。