簡(jiǎn)介這份資源是VESA發(fā)布的嵌入式DisplayPorteDP標(biāo)準(zhǔn)1.5a版官方PDF文檔面向筆記本、一體機(jī)等嵌入式顯示接口的硬件工程師、驅(qū)動(dòng)開發(fā)者與系統(tǒng)集成人員。eDP標(biāo)準(zhǔn)基于DisplayPort 2.1制定針對(duì)內(nèi)部顯示面板互連場(chǎng)景給出實(shí)現(xiàn)選項(xiàng)與推薦配置可幫助讀者理解嵌入式顯示鏈路的設(shè)計(jì)約束與兼容性要求。壓縮包內(nèi)共1個(gè)PDF文件約12.69MB內(nèi)容涵蓋目的說(shuō)明、修訂歷史、知識(shí)產(chǎn)權(quán)聲明及正文各章節(jié)從背景目標(biāo)、文檔組織到具體規(guī)范逐層展開便于按章節(jié)檢索查閱。目前已有766人學(xué)習(xí)下載適合需要對(duì)照官方規(guī)范進(jìn)行eDP接口設(shè)計(jì)、調(diào)試或方案選型的從業(yè)者作為案頭參考也可用于梳理eDP與外部DisplayPort在應(yīng)用定位上的差異。1. eDP 1.5a 標(biāo)準(zhǔn)文檔拆解從筆電屏到 MSO 多屏拼接一份能直接翻的工程手冊(cè)如果你拆過(guò)筆記本的屏線或者調(diào)過(guò) 4K 120Hz 內(nèi)屏的鏈路訓(xùn)練大概率在某個(gè)深夜被 eDP 的 DPCD 寄存器折騰過(guò)。這份 VESA Embedded DisplayPort Standard Version 1.5a2023 年 2 月 27 日發(fā)布就是干這個(gè)用的——它基于 DP 2.1 主干把嵌入式場(chǎng)景里那些“外接顯示器用不上、但筆電和一體機(jī)必須摳”的細(xì)節(jié)單獨(dú)拎出來(lái)定死。適合誰(shuí)做屏驅(qū)動(dòng)、做 BIOS 顯示初始化、做面板時(shí)序驗(yàn)證、做 MSO 拼接方案的嵌入式工程師。它不是科普讀物是一本你遇到 PSR 進(jìn)不去、ALPM 喚醒失敗、HBR3 眼圖不過(guò)時(shí)能直接翻到對(duì)應(yīng)章節(jié)找寄存器定義和時(shí)序參數(shù)的手冊(cè)。全文 700 多頁(yè)我按實(shí)際調(diào)試路徑把它拆成能落地的幾塊。2. eDP 1.5a 的架構(gòu)底座MSO、ALPM 與 PSR 到底改了什么2.1 從 DP 2.1 到 eDP 1.5a 的裁剪邏輯eDP 不是另起爐灶它是 DP 標(biāo)準(zhǔn)的一個(gè)“嵌入式 profile”。DP 2.1 面向外接線纜和系統(tǒng)廠商互操作強(qiáng)調(diào)熱插拔、長(zhǎng)線纜均衡、多流傳輸eDP 則把重點(diǎn)放在板級(jí)短距離、低功耗、面板自刷新這些內(nèi)嵌場(chǎng)景。1.5a 版本的核心變化集中在三塊Multi-SST OperationMSO把一條鏈路拆成多個(gè)獨(dú)立 SST 流去驅(qū)動(dòng)分段面板Advanced Link Power ManagementALPM把 AUX 通道的喚醒機(jī)制細(xì)分成 AUX-wake 和 AUX-less 兩種Panel Self RefreshPSR從 PSR1 的整幀緩存進(jìn)化到 PSR2 的 Selective Update 局部刷新。這三塊直接決定了你調(diào)出來(lái)的機(jī)器是續(xù)航多兩小時(shí)還是少兩小時(shí)是能點(diǎn)亮 4K 120Hz 還是只能降到 60Hz。文檔結(jié)構(gòu)上Section 1 是背景和約定Section 2 是 eDP 總覽和特性偏差表Section 3 專講 MSOSection 4 是電氣規(guī)格擴(kuò)展Section 5 是 ALPMSection 6 是 PSRSection 7 是 AUX 通道上的源端到宿端視頻時(shí)序同步。真正干活時(shí)翻得最多的是 Section 3 到 Section 6因?yàn)榧拇嫫鞫x、狀態(tài)機(jī)、時(shí)序參數(shù)全在里面。2.2 MSO 多屏拼接的鏈路拆分方式MSO 的本質(zhì)是把一條 eDP 主鏈路在邏輯上切成多條獨(dú)立的 SST 鏈路每條鏈路驅(qū)動(dòng)面板的一個(gè)物理分段。文檔里給了三種典型配置2×1兩條鏈路各一條 lane、2×2兩條鏈路各兩條 lane、4×1四條鏈路各一條 lane。以 2×1 為例源端需要配置 DPCD 寄存器 0x1110 到 0x111F 這一段來(lái)定義每條 SST 鏈路的 lane 映射和像素分段邊界。實(shí)際操作中你會(huì)在源端驅(qū)動(dòng)里做這么幾件事先讀 sink 端的 MSO capability 寄存器確認(rèn)支持哪種配置然后寫 MSO link count 和 lane assignment最后在 VSC SDP 里帶上分段信息。文檔 Section 3.4 給了每種配置的源端設(shè)備配置流程Section 3.5 專門講像素跨相鄰分段重疊時(shí)的處理——這個(gè)坑很隱蔽如果分段邊界像素沒有正確 overlap拼接處會(huì)出現(xiàn)一條亮線或暗線。# 以 Linux 內(nèi)核 drm 調(diào)試為例讀取 eDP sink 的 MSO 能力 # 先確認(rèn) AUX 通道可訪問(wèn) ls /sys/kernel/debug/dri/*/DP-*/edp_aux # 通過(guò) debugfs 讀 DPCD 0x1110 區(qū)域MSO 配置寄存器 cat /sys/kernel/debug/dri/0/DP-1/dpcd_dump | grep -A 16 0x1110 # 典型輸出解讀 # 0x1110: MSO link count (bit[3:0])0x02 表示 2 條 SST 鏈路 # 0x1111: lane assignment0x01 表示每條鏈路 1 lane # 0x1112-0x111F: 各分段像素起止邊界上面這段調(diào)試路徑不是文檔里直接寫的是實(shí)際 bring-up 時(shí)常用的手段。DPCD 0x1110 的 bit[3:0] 讀出來(lái)是 MSO link count寫 0 關(guān)閉 MSO寫 2 或 4 開啟對(duì)應(yīng)數(shù)量的 SST 鏈路。lane assignment 寄存器決定每條鏈路分到幾條 lane2×1 配置下每條鏈路只有 1 lane所以總帶寬是固定的分段后每段的刷新率會(huì)受限于單 lane 速率。如果你在 2×1 下強(qiáng)行跑 HBR3 8.1Gbps 單 lane理論帶寬夠 4K 60Hz 但不夠 4K 120Hz這時(shí)候要么改 2×2 要么降分辨率。2.3 ALPM 的兩種喚醒路徑與寄存器配置ALPM 是 eDP 1.5a 里對(duì)續(xù)航影響最直接的特性。傳統(tǒng) eDP 在空閑時(shí)主鏈路可以進(jìn)低功耗態(tài)但 AUX 通道還得保持活躍來(lái)監(jiān)聽喚醒事件這部分功耗在待機(jī)時(shí)占比不小。ALPM 把喚醒機(jī)制分成 AUX-wake 和 AUX-less 兩種AUX-wake 保留 AUX 通道的監(jiān)聽能力但把主鏈路徹底關(guān)斷AUX-less 則連 AUX 通道都關(guān)掉靠 HPD 或?qū)Ｓ脗?cè)帶信號(hào)喚醒。文檔 Section 5.2 列出了 ALPM 相關(guān)的 DPCD 寄存器核心是 0x000Eh 的 ALPM capability 和 0x0010h 的 ALPM configuration。源端要先讀 capability 確認(rèn) sink 支持哪種模式然后寫 configuration 使能。Section 5.4 分別給了 AUX-wake 和 AUX-less 的信令流程Section 5.5 是發(fā)現(xiàn)、使能和禁用的配置步驟。# 偽代碼ALPM 使能流程 def enable_alpm(aux_dev): # 1. 讀 sink ALPM capability cap dpcd_read(aux_dev, 0x000E, 1) aux_wake_support cap 0x01 aux_less_support (cap 1) 0x01 # 2. 選擇模式并寫 configuration if aux_less_support: # AUX-less 模式主鏈路和 AUX 都可關(guān)斷 dpcd_write(aux_dev, 0x0010, 0x02) elif aux_wake_support: # AUX-wake 模式保留 AUX 監(jiān)聽 dpcd_write(aux_dev, 0x0010, 0x01) else: return -1 # sink 不支持 ALPM # 3. 等待 sink 確認(rèn)進(jìn)入 ALPM 態(tài) # 讀 0x0020 狀態(tài)寄存器bit[0] 為 1 表示已進(jìn)入 timeout 100 # ms while timeout 0: status dpcd_read(aux_dev, 0x0020, 1) if status 0x01: return 0 timeout - 1 sleep(1) return -2 # 超時(shí)這段流程的關(guān)鍵參數(shù)0x000E 的 bit0 是 AUX-wake 支持bit1 是 AUX-less 支持0x0010 寫 1 使能 AUX-wake寫 2 使能 AUX-less0x0020 的 bit0 是 ALPM 狀態(tài)確認(rèn)。實(shí)際調(diào)試時(shí)最常見的翻車是 sink 端固件沒正確實(shí)現(xiàn) capability 寄存器讀出來(lái)全是 0這時(shí)候別急著改源端代碼先用示波器抓 AUX 通道看 sink 有沒有回 NACK。2.4 PSR1 與 PSR2 的狀態(tài)機(jī)差異PSR 是面板自刷新核心思想是當(dāng)畫面靜止時(shí)源端把主鏈路關(guān)掉讓面板自己從本地緩存里刷。PSR1 只能緩存整幀PSR2 支持 Selective Update只更新變化區(qū)域。文檔 Section 6.2 講 PSR1Section 6.3 講 PSR2兩者都有完整的狀態(tài)機(jī)定義Entry、Active、Exit 三個(gè)主狀態(tài)外加 Error Management 和 Recovery。PSR1 的 Entry 流程是源端先確認(rèn) sink 的 PSR capabilityDPCD 0x0700然后寫 PSR configuration0x0701最后發(fā) VSC SDP 通知 sink 進(jìn)入 PSR。PSR2 多了 Selective Update 的配置需要額外寫 0x0702 到 0x070F 這一段來(lái)定義更新區(qū)域。Section 6.3.7 專門講 Partial Video Image Update里面有個(gè)關(guān)鍵參數(shù)是 SU granularity決定了最小更新區(qū)域的像素粒度。# 讀取 PSR capability 和配置狀態(tài) # DPCD 0x0700: PSR capability # bit[0]: PSR1 支持 # bit[1]: PSR2 支持 # bit[3:2]: SU granularity (01x1, 14x4, 28x8, 316x16) cat /sys/kernel/debug/dri/0/DP-1/dpcd_dump | grep -A 4 0x0700 # 典型輸出 # 0x0700: 0x0B - PSR1 PSR2 SU granularity 8x8 # 0x0701: 0x01 - PSR enabled # 0x0702: 0x00 - Selective Update region startSU granularity 這個(gè)參數(shù)很關(guān)鍵。如果讀出來(lái)是 8x8意味著你告訴 sink 更新區(qū)域時(shí)坐標(biāo)必須按 8 像素對(duì)齊否則 sink 會(huì)忽略這次更新或者刷出花屏。我見過(guò)一個(gè)案例源端驅(qū)動(dòng)按 1x1 粒度算更新區(qū)域但 sink 實(shí)際是 16x16結(jié)果每次局部刷新都變成整幀刷新功耗根本沒降下來(lái)。3. 電氣規(guī)格與鏈路訓(xùn)練HBR3 眼圖不過(guò)時(shí)先查這幾個(gè)寄存器3.1 鏈路速率發(fā)現(xiàn)與 VDIFF 訓(xùn)練表eDP 1.5a 的電氣規(guī)格擴(kuò)展在 Section 4。鏈路速率支持從 RBR 1.62Gbps 到 HBR3 8.1Gbps文檔 Section 4.6.1 給了推薦鏈路速率表。實(shí)際 bring-up 時(shí)源端要先讀 sink 的 DPCD 0x0000 到 0x0003 確認(rèn)最大鏈路速率和 lane 數(shù)然后從最高速率往下試直到鏈路訓(xùn)練通過(guò)。鏈路訓(xùn)練的核心是 VDIFF差分電壓和預(yù)加重/去加重參數(shù)的調(diào)整。Section 4.4.2 給了 VDIFF Training Table列出了不同鏈路速率下推薦的電壓擺幅和預(yù)加重等級(jí)。以 HBR3 為例TP3_EQ 眼圖模板要求比 HBR2 嚴(yán)格得多Section 4.7.1 定義了 TP3_EQ 的 EYE 模板Section 4.7.2 給了參考接收機(jī)均衡器的參數(shù)。# 鏈路訓(xùn)練狀態(tài)檢查 # DPCD 0x0202: LANE0_1_STATUS # bit[0]: lane0 CR 完成 # bit[1]: lane0 EQ 完成 # bit[2]: lane1 CR 完成 # bit[3]: lane1 EQ 完成 cat /sys/kernel/debug/dri/0/DP-1/dpcd_dump | grep -A 2 0x0202 # 如果 CR 完成但 EQ 沒過(guò)通常是預(yù)加重不夠 # 讀 0x0203 看 lane2_3 狀態(tài) # 讀 0x0204 看 sink 端調(diào)整請(qǐng)求鏈路訓(xùn)練失敗時(shí)先看 0x0202 和 0x0203 的 CR/EQ 完成位。CR 過(guò)了 EQ 沒過(guò)說(shuō)明電壓擺幅夠但高頻補(bǔ)償不足需要加預(yù)加重。Section 4.4.2 的表里HBR3 在長(zhǎng) PCB 走線下推薦預(yù)加重等級(jí) 2 或 3。如果 CR 都過(guò)不了先降速率到 HBR2 試試確認(rèn)是走線問(wèn)題還是 sink 端均衡器配置問(wèn)題。3.2 AUX_CH 電氣子塊與 HPD 信號(hào)AUX 通道是 eDP 的控制通道所有 DPCD 讀寫都走它。Section 4.9 定義了 AUX_CH 的電氣子塊和拓?fù)銼ection 4.10 定義了 HPD熱插拔檢測(cè)信號(hào)。eDP 的 HPD 和外部 DP 不一樣它通常是 LV-HPD低電壓 HPDSection 4.10.1 給了 LV-HPD 子塊的具體參數(shù)。實(shí)際調(diào)試中AUX 通道的常見問(wèn)題是時(shí)序不滿足。AUX 事務(wù)有嚴(yán)格的超時(shí)要求如果源端驅(qū)動(dòng)在 AUX 請(qǐng)求后等待時(shí)間不夠sink 還沒回就把通道釋放了就會(huì)讀到全 0 或全 F。文檔 Section 4.9.1 給了 AUX_CH 的電氣參數(shù)包括差分電壓和終端匹配要求。我一般會(huì)在驅(qū)動(dòng)里把 AUX 超時(shí)設(shè)成 3ms 以上給 sink 留足響應(yīng)時(shí)間。// AUX 事務(wù)超時(shí)設(shè)置示例Linux drm_dp_helper #define DP_AUX_TIMEOUT_MS 3000 // 默認(rèn) 3ms長(zhǎng)線纜場(chǎng)景可加到 5ms static int edp_aux_transfer(struct drm_dp_aux *aux, struct drm_dp_aux_msg *msg) { // 發(fā)送 AUX 請(qǐng)求 ret aux-transfer(aux, msg); if (ret 0) { // 超時(shí)或 NACK重試一次 usleep_range(1000, 2000); ret aux-transfer(aux, msg); } return ret; }這段代碼的關(guān)鍵參數(shù)是超時(shí)時(shí)間。eDP 板級(jí)走線通常很短3ms 足夠但如果你的屏線超過(guò) 30cm 或者經(jīng)過(guò)轉(zhuǎn)接板建議加到 5ms。另外 AUX 重試次數(shù)不要超過(guò) 2 次否則會(huì)影響啟動(dòng)速度。3.3 抖動(dòng)預(yù)算與差分噪聲預(yù)算Section 4.6.2 和 4.6.3 分別給了 HBR2 及以下和 HBR3 的差分噪聲預(yù)算。HBR3 的抖動(dòng)預(yù)算比 HBR2 緊了一倍多這也是為什么很多老屏線跑 HBR3 會(huì)翻車。Section 4.6.4 給了系統(tǒng)抖動(dòng)預(yù)算的分配方法源端、線纜、sink 端各占多少都有推薦值。實(shí)際排查眼圖問(wèn)題時(shí)我會(huì)先確認(rèn)三件事源端 TX 的預(yù)加重和電壓擺幅是否按 Section 4.4.2 的表配了線纜的差分阻抗是否控制在 85Ω 到 115Ω 之間sink 端的終端匹配電阻是否焊了。這三樣里最容易出問(wèn)題的是線纜阻抗尤其是那些便宜的 FPC 屏線阻抗偏差能到 20% 以上HBR2 能跑但 HBR3 必掛。4. 避坑與排查PSR 進(jìn)不去、ALPM 喚醒失敗、MSO 拼接亮線4.1 PSR 狀態(tài)機(jī)卡在 Entry 態(tài)現(xiàn)象源端發(fā)了 PSR Entry 的 VSC SDP但讀 DPCD 0x0020 狀態(tài)寄存器一直不返回 PSR Active 確認(rèn)超時(shí)后回退到正常刷新。原因最常見的是 sink 端 PSR 緩存還沒準(zhǔn)備好。PSR Entry 需要 sink 先把當(dāng)前幀寫入本地緩存這個(gè)寫入時(shí)間取決于面板分辨率和緩存帶寬。文檔 Section 6.2.3 給了 PSR1 Entry 的時(shí)序要求但沒有給具體的緩存寫入時(shí)間這個(gè)參數(shù)在面板規(guī)格書里。解決在發(fā) PSR Entry 之前先讀 sink 的 PSR 狀態(tài)寄存器確認(rèn)緩存就緒。如果面板規(guī)格書沒給這個(gè)時(shí)間按經(jīng)驗(yàn)值設(shè) 20ms 到 50ms 之間4K 面板取上限。另外檢查 VSC SDP 的 CRC 校驗(yàn)是否使能有些 sink 端固件在 CRC 校驗(yàn)失敗時(shí)會(huì)靜默丟棄 PSR Entry 請(qǐng)求。4.2 ALPM AUX-less 模式下無(wú)法喚醒現(xiàn)象系統(tǒng)進(jìn)入 ALPM AUX-less 態(tài)后按鍵盤或動(dòng)鼠標(biāo)無(wú)法喚醒屏幕只能強(qiáng)制重啟。原因AUX-less 模式下 AUX 通道和主鏈路都關(guān)斷了喚醒靠 HPD 或?qū)Ｓ脗?cè)帶信號(hào)。如果源端沒有正確配置 HPD 喚醒使能或者 sink 端的 HPD 驅(qū)動(dòng)能力不足喚醒信號(hào)就到不了源端。解決先確認(rèn) DPCD 0x0010 寫的是 0x02AUX-less然后檢查源端 HPD 中斷是否使能。Section 5.4.2 給了 AUX-less 的信令流程里面提到 HPD 脈沖寬度至少 1ms。如果 HPD 信號(hào)太窄源端中斷控制器可能采不到。用示波器抓 HPD 線確認(rèn)脈沖寬度和電平是否符合 LV-HPD 規(guī)范。4.3 MSO 2×1 配置下拼接處出現(xiàn)亮線現(xiàn)象2×1 MSO 配置點(diǎn)亮后兩塊面板分段之間有一條 1 到 2 像素寬的亮線或暗線。原因分段邊界像素沒有正確 overlap。文檔 Section 3.5 專門講了這個(gè)MSO 分段時(shí)相鄰分段的邊界像素需要重疊至少 1 個(gè)像素否則拼接處會(huì)出現(xiàn)縫隙。如果源端驅(qū)動(dòng)算分段邊界時(shí)直接按分辨率除以 2沒有做 overlap就會(huì)出這個(gè)問(wèn)題。解決在源端配置 MSO 分段邊界時(shí)把每段的結(jié)束像素往后延 1 到 2 個(gè)像素讓相鄰分段有重疊。具體 overlap 像素?cái)?shù)看面板規(guī)格書一般 1 像素夠用高 PPI 面板可能需要 2 像素。改完邊界后重新算 VSC SDP 里的分段信息確保源端和 sink 端的分段定義一致。4.4 HBR3 鏈路訓(xùn)練 EQ 階段失敗現(xiàn)象鏈路訓(xùn)練 CR 階段通過(guò)EQ 階段失敗DPCD 0x0202 的 EQ 完成位一直是 0。原因HBR3 的 EQ 階段對(duì)預(yù)加重和接收端均衡器要求很高。如果源端預(yù)加重等級(jí)不夠或者 sink 端均衡器配置不對(duì)EQ 就過(guò)不了。Section 4.7.2 給了參考接收機(jī)均衡器的參數(shù)但實(shí)際面板的均衡器可能和參考設(shè)計(jì)有偏差。解決先把預(yù)加重等級(jí)往上調(diào)一檔Section 4.4.2 的表里 HBR3 推薦等級(jí) 2 到 3可以試到 4。如果還不行降速率到 HBR2 確認(rèn)鏈路本身沒問(wèn)題。然后檢查 sink 端均衡器配置有些面板的均衡器需要源端通過(guò) AUX 寫特定寄存器來(lái)使能這個(gè)寄存器地址在面板規(guī)格書里不在 eDP 標(biāo)準(zhǔn)文檔里。4.5 PSR2 Selective Update 區(qū)域不生效現(xiàn)象PSR2 使能后局部刷新區(qū)域沒有按預(yù)期更新要么整幀刷新要么更新區(qū)域錯(cuò)位。原因SU granularity 不匹配。源端按 1x1 粒度算更新區(qū)域但 sink 實(shí)際是 8x8 或 16x16導(dǎo)致坐標(biāo)不對(duì)齊sink 忽略更新請(qǐng)求。另外 Selective Update 的坐標(biāo)是相對(duì)面板左上角的如果源端用了相對(duì)窗口的坐標(biāo)也會(huì)錯(cuò)位。解決先讀 DPCD 0x0700 的 bit[3:2] 確認(rèn) SU granularity然后源端算更新區(qū)域時(shí)按這個(gè)粒度對(duì)齊。坐標(biāo)原點(diǎn)確認(rèn)是面板左上角不是窗口左上角。Section 6.3.7 給了 Selective Update 的坐標(biāo)定義建議在驅(qū)動(dòng)里加一個(gè)對(duì)齊檢查坐標(biāo)不對(duì)齊時(shí)自動(dòng)擴(kuò)展到最近的粒度邊界。5. 從寄存器到實(shí)測(cè)用 DPCD dump 和眼圖驗(yàn)證 eDP 1.5a 鏈路5.1 DPCD dump 的完整讀取流程驗(yàn)證 eDP 鏈路狀態(tài)最直接的手段是讀 DPCD 寄存器。Linux 下可以通過(guò) debugfs 讀Windows 下可以用廠商提供的工具或者自己寫一個(gè) AUX 讀寫工具。下面是一個(gè)完整的 DPCD dump 腳本覆蓋了 eDP 1.5a 最關(guān)鍵的幾段寄存器。#!/usr/bin/env python3 # eDP 1.5a 關(guān)鍵 DPCD 寄存器 dump 腳本 # 依賴i2c-tools 或廠商 AUX 驅(qū)動(dòng) import subprocess import sys # 關(guān)鍵寄存器段定義 DPCD_SEGMENTS { 鏈路能力: (0x0000, 0x000F), 鏈路狀態(tài): (0x0200, 0x020F), PSR 配置: (0x0700, 0x070F), ALPM 配置: (0x000E, 0x0010), MSO 配置: (0x1110, 0x111F), } def dpcd_read(addr, length): 通過(guò) i2c 讀 DPCD實(shí)際使用時(shí)替換為廠商 AUX 接口 # 這里用 i2cget 模擬實(shí)際 eDP 走 AUX 通道 result subprocess.run( [i2cget, -y, 0, 0x50, f0x{addr:02x}, w], capture_outputTrue, textTrue ) return result.stdout.strip() def dump_segment(name, start, end): print(f\n {name} (0x{start:04X} - 0x{end:04X}) ) for addr in range(start, end 1, 4): val dpcd_read(addr, 4) print(f0x{addr:04X}: {val}) if __name__ __main__: for name, (start, end) in DPCD_SEGMENTS.items(): dump_segment(name, start, end)這段腳本的關(guān)鍵在于 dpcd_read 函數(shù)實(shí)際 eDP 不走 i2c走 AUX 通道需要替換成廠商提供的 AUX 讀寫接口。寄存器段的選擇覆蓋了鏈路能力0x0000 到 0x000F、鏈路狀態(tài)0x0200 到 0x020F、PSR 配置0x0700 到 0x070F、ALPM 配置0x000E 到 0x0010、MSO 配置0x1110 到 0x111F。讀出來(lái)之后對(duì)照文檔 Section 1.3.4 的 DPCD 寄存器表解讀。5.2 眼圖測(cè)試的 TP3_EQ 模板對(duì)照HBR3 眼圖測(cè)試用 TP3_EQ 模板Section 4.7.1 給了模板的詳細(xì)定義。實(shí)際測(cè)試時(shí)示波器要設(shè)成差分探頭帶寬至少是鏈路速率的 1.5 倍HBR3 8.1Gbps 需要 12GHz 以上帶寬。眼圖模板的關(guān)鍵參數(shù)是眼高和眼寬TP3_EQ 的眼高要求比 TP2 嚴(yán)具體數(shù)值在 Section 4.7.1 的表里。我一般會(huì)先跑 TP2 眼圖確認(rèn)源端 TX 本身沒問(wèn)題再跑 TP3_EQ 看經(jīng)過(guò)通道后的眼圖。如果 TP2 過(guò)不了先查源端預(yù)加重和電壓擺幅配置如果 TP2 過(guò)了 TP3_EQ 沒過(guò)查線纜和 sink 端均衡器。Section 4.7.2 給了參考接收機(jī)均衡器的參數(shù)可以對(duì)照調(diào)整示波器的均衡設(shè)置。5.3 鏈路訓(xùn)練日志的解讀方法鏈路訓(xùn)練過(guò)程中源端和 sink 端會(huì)通過(guò) AUX 交換一系列 DPCD 讀寫。把這段 AUX 事務(wù)抓下來(lái)對(duì)照文檔 Section 4.4.1 的鏈路訓(xùn)練流程能快速定位失敗在哪一步。關(guān)鍵節(jié)點(diǎn)包括讀 sink 能力0x0000 到 0x0003、寫鏈路配置0x0100 到 0x0103、讀訓(xùn)練狀態(tài)0x0202 到 0x0204、調(diào)整電壓擺幅和預(yù)加重0x0103 的 bit[1:0] 和 bit[3:2]。如果 CR 階段反復(fù)重試看 0x0204 的 sink 調(diào)整請(qǐng)求里面會(huì)告訴源端往哪個(gè)方向調(diào)。如果 EQ 階段失敗看 0x0202 的 EQ 完成位和 0x0203 的 lane2_3 狀態(tài)。Section 4.4.2 的 VDIFF Training Table 給了不同速率下的推薦值可以對(duì)照日志里的實(shí)際值看偏差。5.4 一個(gè)我踩過(guò)的坑PSR 和 ALPM 同時(shí)使能的順序問(wèn)題最后說(shuō)一個(gè)血淚經(jīng)驗(yàn)。PSR 和 ALPM 都能省電但兩者同時(shí)使能時(shí)進(jìn)入順序有講究。如果先使能 ALPM 再使能 PSRPSR Entry 的 VSC SDP 可能因?yàn)橹麈溌芬呀?jīng)進(jìn)低功耗態(tài)而發(fā)不出去。正確的順序是先使能 PSR等 PSR 穩(wěn)定進(jìn)入 Active 態(tài)后再使能 ALPM。退出時(shí)反過(guò)來(lái)先退 ALPM 再退 PSR。文檔 Section 5 和 Section 6 沒有明確寫這個(gè)順序因?yàn)樗鼈兪仟?dú)立章節(jié)。但實(shí)際調(diào)試時(shí)這個(gè)順序錯(cuò)了會(huì)導(dǎo)致 PSR 進(jìn)不去或者 ALPM 喚醒失敗。從那以后我每次配 eDP 低功耗特性都強(qiáng)制走一遍「PSR 先、ALPM 后」的順序并且在驅(qū)動(dòng)里加一個(gè)狀態(tài)檢查確認(rèn) PSR Active 之后才允許寫 ALPM 配置寄存器。希望幫到你。本文還有配套的精品資源點(diǎn)擊獲取